/中文/
/中文/
/中文/
/中文/
/中文/
/中文/
/中文/
/中文/
/中文/
/中文/
modelsim最新版本是一款非常好用的仿真軟件,它的頁面簡潔,功能強大,采用了編譯技術、TCL/Tk技術,是FPGA/ASIC設計的必備神器,使用起來十分簡便,感興趣的朋友不要錯過了,歡迎大家下載體驗。
Mentor公司的ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件,它能提供友好的仿真環(huán)境,是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術、Tcl/Tk技術、和單一內(nèi)核仿真技術,編譯仿真速度快,編譯的代碼與平臺無關,便于保護IP核,個性化的圖形界面和用戶接口,為用戶加快調(diào)錯提供強有力的手段,是FPGA/ASIC設計的首選仿真軟件。
· C和Tcl/Tk接口,C調(diào)試;
· 對SystemC的直接支持,和HDL任意混合;
· 支持SystemVerilog的設計功能;
· 對系統(tǒng)級描述語言的最全面支持,SystemVerilog,SystemC,PSL;
· ASIC Sign off。
· 可以單獨或同時進行行為(behavioral)、RTL級、和門級(gate-level)的代碼。
· RTL和門級優(yōu)化,本地編譯結構,編譯仿真速度快,跨平臺跨版本仿真;
· 單內(nèi)核VHDL和Verilog混合仿真;
· 源代碼模版和助手,項目管理;
· 集成了性能分析、波形比較、代碼覆蓋、數(shù)據(jù)流ChaseX、Signal Spy、虛擬對象Virtual Object、Memory窗口、Assertion窗口、源碼窗口顯示信號值、信號條件斷點等眾多調(diào)試功能;
1、統(tǒng)一的混合語言模擬引擎,易于使用和性能
2、支持的Verilog,SystemVerilog的設計,VHDL和SystemC對復雜的設計環(huán)境的有效核查
3、快速調(diào)試,易于使用,多語言調(diào)試環(huán)境
4、高級代碼覆蓋和分析 工具,可快速覆蓋范圍
5、交互式和后期模擬調(diào)試可用,因此兩者都使用相同的調(diào)試環(huán)境
6、強大的波形 比較,便于分析差異和錯誤
關于騰牛 | 聯(lián)系方式 | 發(fā)展歷程 | 版權聲明 | 下載幫助(?) | 廣告聯(lián)系 | 網(wǎng)站地圖 | 友情鏈接
Copyright 2005-2024 QQTN.com 【騰牛網(wǎng)】 版權所有 鄂ICP備2022005668號-1 | 鄂公網(wǎng)安備 42011102000260號
聲明:本站非騰訊QQ官方網(wǎng)站 所有軟件和文章來自互聯(lián)網(wǎng) 如有異議 請與本站聯(lián)系 本站為非贏利性網(wǎng)站 不接受任何贊助和廣告